1. Вехи истории вычислительной техники: ENIAC, МЭСМ, БЭСМ-6, IBM/360, ЕС ЭВМ, СМ ЭВМ, Cray, Эльбрус; IBM PC, Apple/Macintosh, ДВК; микропроцессоры i4004, i8086, i80386, Pentium, Athlon.
  2. Системы счисления, используемые в вычислительных системах. Коды представления чисел: прямой, обратный, дополнительный. Формы представления чисел в ЭВМ.
  3. Булевы функции двух аргументов, законы алгебры логики
  4. Формы представления булевых функций (ДНФ, КНФ, СДНФ, МДНФ и др.), минтерм, макстерм, конституенты 0 и 1, геометрическое представление функций, принцип двойственности
  5. Предполные классы булевых функций, функционально-полные системы функций
  6. Минимизация булевых функций с помощью алгебраических преобразований и диаграмм Карно-Вейча
  7. Минимизация булевых функций методом Куайна – Мак-Класки
  8. Типы логических элементов интегральных микросхем и особенности их применения, наиболее распространенные отечественные и зарубежные серии микросхем ТТЛ, ТТЛШ, КМОП, ЭСЛ
  9. Реализация булевых функций на элементах И-НЕ и ИЛИ-НЕ с заданным числом входов
  10. Мультиплексоры, демультиплексоры. Реализация комбинационных схем на мультиплексорах
  11. Дешифраторы, шифраторы, дешифраторы-демультиплексоры, преобразователи двоичного кода в двоично-десятичный
  12. Полусумматоры, сумматоры и их реализация на логических элементах
  13. Классификация ПЛИС. Комбинационные устройства на программируемых БИС с матричной структурой.
  14. Функциональные блоки и системы коммутации ПЛИС типа CPLD
  15. Абстрактные автоматы, автоматы Мили и Мура, графы переходов и выходов
  16. Задание автоматов Мили и Мура с помощью таблиц и матриц
  17. Абстрактный синтез цифровых автоматов, минимизация количества внутренних состояний
  18. Структурный синтез цифровых автоматов: кодирование состояний и сигналов, предотвращение гонок (состязаний)
  19. Структурный синтез цифровых автоматов: определение функций внешних переходов и выходов
  20. Элементарные автоматы: триггеры D, T и RS – типов, функции переходов, графы и таблицы
  21. Элементарные автоматы: триггеры R, S и JK – типов, функции переходов, графы и таблицы
  22. Аналитический метод определения функций возбуждения конечного автомата
  23. Определения функций возбуждения конечного автомата табличным методом и методом сравнения
  24. Регистры сдвига и счетчики по модулю не равному 2n
  25. Счетчики по модулю равному 2n, двоично-десятичные и реверсивные
  26. Принцип микропрограммного управления. Операционный и управляющий автоматы с жесткой и программируемой логикой
  27. Пример разработки операционного автомата для выполнения операции деления
  28. Пример разработки управляющего автомата жесткой логики для выполнения операции деления
  29. Структура управляющего автомата с программируемой логикой, граф-схемы алгоритмов микропрограмм
  30. Форматы микрокоманд при принудительной и естественной адресации, структура микропрограммного автомата с естественной адресацией
  31. Способы кодирования микроопераций. Пример разработки управляющего автомата с программируемой логикой
  32. Классификация микропроцессоров по типам архитектуры, системам команд, способов программирования, целевого назначения
  33. Состав и особенности микропроцессорного комплекта К1804
  34. Структурная схема и формат микрокоманды устройства обработки данных на микропроцессорном комплекте К1804
  35. Примеры разработки микропрограмм для устройств обработки данных на микропроцессорах серии К1804
  36. Архитектура и форматы команд микропроцессора КР580ВИ80А/i8080
  37. Система команд микропроцессора КР580ВИ80А/i8080 и примеры программирования
  38. Архитектура микропроцессора КМ1810ВМ86/i8086
  39. Форматы команд и методы адресации операндов в командах МП КМ1810ВМ86/i8086
  40. Система команд микропроцессора КМ1810ВМ86/i8086
  41. Структура вычислительного устройства на базе МП i8086 в "минимальной" и "максимальной" конфигурации
  42. Прерывания MS DOS и BIOS и их использование при программировании операций ввода-вывода и запросе системных функций
  43. Примеры разработки программ на ассемблере МП i8086
  44. Архитектура 32-разрядных микропроцессоров фирмы Intel
  45. Форматы команд и формирование эффективного адреса в 32-разрядных процессорах
  46. Формирование линейного адреса в защищенном режиме, структура дескрипторных таблиц
  47. Страничное управление памятью, формирование физического адреса
  48. Механизмы защиты, используемые в защищенном режиме
  49. Организация кэш-памяти Особенности архитектуры микропроцессоров Pentium
  50. Принципы организации ОЗУ.
  51. Временные диаграммы работы SDRAM и DDR SDRAM
  52. Внешние и внутренние интерфейсы вычислительных систем